实验时间线
FPGA 实验时序可视化：DAC 与 TTL 输出通道随时间变化的图表查看器。
概述
quatm/GUI/entries/experiment_timeline.py 提供 实验时间线（Timeline）：加载
实验时序 JSON 文件（experiment.json），把各 DAC/TTL 输出通道随时间的变化绘制成
阶梯子图，并提供输出通道勾选面板决定哪些曲线可见，方便调试与验证实验时序逻辑。
组件
| 组件 | 说明 |
|---|---|
Timeline | 时序查看主窗口：加载文件、绘图与通道控制 |
TimelinePlotter | 时序可视化控件：随时间绘制每个在用输出的状态 |
SelectorWidget | 输出通道勾选面板：全选 / 全不选决定可见曲线 |
关键方法（Timeline）
| 方法 | 说明 |
|---|---|
load_file | 加载并解析时序 JSON，构造时间序列并刷新通道选择器 |
plot_experimental_sequence | 按通道勾选状态为每个输出建独立子图并绘阶梯图 |
decode_ttl_bitmask | 把 32 位 TTL 位掩码拆成各通道的 set/clear 命令 |
construct_time_sequences | 把步骤式时序转成按通道组织的 times/vals 序列 |
reverse_device_db_transformation | 设备库反变换：内部名映射回可读名（含 gauge 校准表） |
用法
from quatm.GUI.entries.experiment_timeline import Timeline
tl = Timeline()
tl.load_file("experiment.json") # 加载时序文件并绘图
tl.show()